Intel, TSMC và Samsung 'bắt tay' phát triển công nghệ xếp chồng chip

0 Thanh Niên Online

Intel, TSMC và Samsung đang cùng nhau thiết lập tiêu chuẩn thống nhất cho các công nghệ đóng gói chip và xếp chồng chip tiên tiến, mở ra nhiều cơ hội phát triển cho ngành sản xuất chip trong tương lai.

Cụ thể, Intel, TSMCSamsung đã đăng tải thông báo rằng họ sẽ cùng thành lập một liên minh hợp tác về đóng gói và xếp chồng chip thế hệ tiếp theo. Đây là những bước cuối cùng trong sản xuất chất bán dẫn trước khi chip được gắn lên bảng mạch in và lắp ráp vào các thiết bị điện tử.

Bên cạnh ba nhà sản xuất chip lớn nhất thế giới, một số nhà phát triển chip hàng đầu và những gã khổng lồ công nghệ, từ ASE Technology Holding (nhà cung cấp đóng gói và thử nghiệm chip lớn nhất thế giới), Advanced Micro Devices, QualcommArm, đến Google Cloud, MetaMicrosoft... cũng sẽ tham gia liên minh. Ngoài ra, liên minh cho biết họ vẫn đang mở rộng cửa để chào đón nhiều công ty khác.

Đóng gói chip đang trở thành xu hướng

Trước đây, việc đóng gói chip được coi là ít quan trọng và đòi hỏi công nghệ cao hơn so với việc tự sản xuất chip. Thế nhưng, lĩnh vực này đang nổi lên như một chiến trường lớn đối với các nhà sản xuất chip hàng đầu thế giới, cụ thể ở đây là Samsung, Intel và TSMC, khi họ "vắt chân lên cổ" để chạy theo cuộc đua sản xuất những con chip mạnh hơn bao giờ hết.

Nhìn chung, đến thời điểm hiện tại thì sự phát triển chất bán dẫn chủ yếu tập trung vào việc làm thế nào để "ép" nhiều bóng bán dẫn hơn vào một con chip, vì nhiều bóng bán dẫn hơn sẽ đem đến sức mạnh tính toán lớn hơn. Nhưng khi không gian giữa các bóng bán dẫn bị thu hẹp chỉ còn vài nanomet, cách tiếp cận này đang dần trở thành thử thách rất lớn, khiến một số người dự đoán sự kết thúc của định luật Moore - giả thuyết rằng số lượng bóng bán dẫn trên chip tăng gấp đôi sau mỗi hai năm.

Chính vì vậy, các nhà sản xuất chip đang có xu hướng quan tâm và phát triển công nghệ đóng gói chip (chip-packaging) và xếp chồng chip (chip-stacking), với kỳ vọng có thể đóng gói và xếp chồng các chip nhỏ có các chức năng và tính năng khác nhau lại với nhau một cách hiệu quả nhất.

Intel, TSMC và Samsung 'bắt tay' phát triển công nghệ xếp chồng chip - ảnh 1

Không thể "ép" nhiều bóng bán dẫn hơn, các nhà sản xuất chip chuyển sang công nghệ đóng gói chip và xếp chồng chip

chụp màn hình

Liên minh vừa thành lập nhằm thiết lập một tiêu chuẩn đóng gói chip duy nhất, được gọi là Universal Chiplet Interconnect Express (UCIe), để tạo ra một hệ sinh thái mới và sự hợp tác nhiên liệu trong phân khúc đóng gói và xếp chồng. Cách tốt hơn để kết hợp các loại chip khác nhau - hay còn gọi là chiplet - trong một gói có thể tạo ra một hệ thống chip mạnh mẽ hơn.

Trong các thành viên của liên minh, Google và AMD là hai trong số những công ty đầu tiên áp dụng công nghệ xếp chồng chip 3D tiên tiến nhất của TSMC.

Apple và Huawei không tham gia liên minh

AppleHuawei không tham gia liên minh do Intel, TSMC và Samsung tạo ra, nhưng không đồng nghĩa rằng họ không quan tâm đến công nghệ đóng góp chip.

Cụ thể, Apple là công ty đầu tiên sử dụng công nghệ đóng gói chip của TSMC, được phát triển nội bộ vào năm 2016, và đã tiếp tục sử dụng các công nghệ này trong bộ vi xử lý iPhone mới nhất (tức A15 Bionic).

Trong khi đó, công ty công nghệ lớn nhất Trung Quốc, Huawei Technologies, đang nỗ lực phát triển công nghệ đóng gói và xếp chồng chip tân tiến riêng. Nhận định bởi Nikkei Asia, động thái của Huawei nhằm giảm bớt tác động của các lệnh trừng phạt mà Mỹ đã áp đặt lên công ty này.

Chuẩn kết nối hoàn chỉnh mở ra tương lai cho ngành sản xuất SoC

Được tạo ra để cung cấp một tiêu chuẩn kết nối hoàn chỉnh cho công nghệ đóng gói và xếp chồng chip, UCIe được mong đợi là sẽ giúp những người dùng cuối (ở đây là các nhà sản xuất các bộ chip đóng gói và xếp chồng) có thể dễ dàng kết hợp các thành phần chiplet. Từ đó, tạo điều kiện thuận lợi trong xây dựng các hệ thống tuỳ chỉnh trên chip (SoC) từ các bộ phận của các nhà cung cấp khác nhau.

VIDEO ĐANG XEM NHIỀU

Đọc thêm